JS2025: XXXV Jornadas SARTECO 2025 Edificio Rectorado Universidad de Sevilla - Facultad de Filología Sevilla, Spain, June 25-27, 2025

Jornadas SARTECO 2025

Sevilla, junio 2025

Estimados/as amigos/as y colegas:

En nombre de la Sociedad de Arquitectura y Tecnología de Computadores (SARTECO), nos complace invitaros a participar en las próximas Jornadas SARTECO, que tendrán lugar en Sevilla del 25 al 27 de junio de 2025.

En la web del congreso se describirá con detalle el proceso de inscripción y de presentación de trabajos.

Como en otras ocasiones, las jornadas comprenden dos eventos: las XXXV Jornadas de Paralelismo, y las IX Jornadas de Computación Empotrada y Reconfigurable.

FECHAS IMPORTANTES:

• Envío de trabajos: hasta el 16 de marzo de 2025.
• Notificación de aceptación: 20 de abril de 2025.
• Versiones finales de los trabajos e inscripción: hasta el 27 de abril de 2025.

INFORMACIÓN PARA AUTORES:

• Formato de las contribuciones y envío a través de EasyChair: toda la información disponible aquí.
• El día de la ponencia, el ponente tendrá 10 minutos de presentación, tras la cual, deberá responder a las preguntas que se realicen durante 5 minutos.

COMITÉ DE DIRECCIÓN DE LAS JORNADAS SARTECO

• Víctor Viñals Yúfera (UNIZAR, Presidente)
• Francisco Quiles Flor (UCLM, Vicepresidente)
• Gracia Ester Martín Garzón (UAL, Secretaria)
• Katzalin Olcoz Herrero (UCM, Tesorera)
• Francisco Tirado Fernández (UCM, Presidente de Honor)

COMITÉ DE ORGANIZACIÓN

• Alejandro Linares Barranco. Universidad de Sevilla.
• Saturnino Vicente Díaz. Universidad de Sevilla.
• Francisco Gómez Rodríguez. Universidad de Sevilla.
• Daniel Cascado Caballero. Universidad de Sevilla.
• Manuel Jesús Domínguez Morales. Universidad de Sevilla.
• Antonio Ríos Navarro. Universidad de Sevilla.
• Juan Pedro Domínguez Morales. Universidad de Sevilla.
• Lourdes Miró Amarante. Universidad de Sevilla.
• Elena Cerezuela Escudero. Universidad de Sevilla.

XXXV Jornadas de Paralelismo

ÁMBITO Y OBJETIVOS:

Las Jornadas de Paralelismo constituyen un congreso de carácter científico-técnico de ámbito nacional que se viene celebrando desde 1990 para reunir al máximo número de investigadores, procedentes de diferentes universidades y centros de investigación. Pretendemos intercambiar experiencias, presentar y debatir resultados de investigación, fomentar la coordinación entre grupos, y poner en común sus ideas sobre tendencias relacionadas con el paralelismo, la arquitectura y las redes de computadores en general. Durante la celebración de las Jornadas también se reserva un espacio para conocer las actividades de empresas dedicadas al mundo de la computación paralela y las últimas innovaciones docentes en el área de arquitectura y tecnología de computadores.

TEMAS DE INTERÉS:

• Arquitecturas del procesador, multiprocesadores y chips multinúcleo.
• Arquitecturas del subsistema de memoria y almacenamiento secundario.
• Redes y comunicaciones.
• Tecnologías clúster, plataformas distribuidas, BigData y Deep Learning.
• Arquitecturas heterogéneas y modelos de programación para GPU, FPGA y aceleradores de IA.
• Arquitecturas emergentes y modelos de programación para computadores cuánticos, bio-inspirados y memristivos.
• Lenguajes, compiladores y herramientas de programación y ejecución paralela.
• Aplicaciones de la computación de altas prestaciones.
• Evaluación de prestaciones.
• Docencia en arquitectura y tecnología de computadores.

IX Jornadas de Computación Empotrada y Reconfigurable

ÁMBITO Y OBJETIVOS:

JCER nace como fusión de dos eventos previos, las Jornadas de Computación Empotrada y las Jornadas de Computación Reconfigurable y Aplicaciones. En esta nueva andadura el evento pretende consolidarse como un punto de encuentro anual de los grupos de investigación españoles e iberoamericanos en el que se exponen y debaten los últimos avances, investigaciones y experiencias académicas en el campo de la computación empotrada y reconfigurable.

Es importante destacar que la temática aquí abordada es considerada a nivel internacional y en concreto a nivel europeo de máxima importancia. Prueba de ello, es la existencia de plataformas tecnológicas como Artemis o ITEA3 y la existencia de numerosísimas asociaciones industriales sobre estos temas, así como el auge del uso de tecnologías y aplicaciones de dispositivos lógicos programables.

TEMAS DE INTERÉS:

• Arquitecturas, diseños de referencia y plataformas.
• Sistemas de tiempo real sobre sistemas empotrados.
• Lenguajes y compiladores/sintetizadores para sistemas empotrados y reconfigurables.
• Optimización Hw/Sw de sistemas empotrados.
• Sistemas tolerantes a fallos.
• Conectividad de Sistemas: NoC, SoC, middelware, etc.
• Arquitecturas heterogéneas empotradas con FPGA, GPU, aceleradores de IA, etc.
• Aplicaciones de los sistemas empotrados y reconfigurables: robótica, ingeniería biomédica, wearables, ingeniería neuromórfica, neuroprótesis, etc.
• Experiencias en docencia o industria con sistemas empotrados y reconfigurables, entornos IoT/WSN, etc.
• Inteligencia artificial en sistemas empotrados y reconfigurables.
• Sistemas ciberfísicos e IoT: "machine learning" y alto rendimiento en computación en la nube/edge/fog.
• Simulación y creación de prototipos (por ejemplo, validación, análisis de rendimiento)
• Arquitecturas eficientes (eficiencia energética, tolerancia a fallos, seguridad, etc.)
• Sistemas informáticos autónomos